品牌	其他品牌	產地類別	國產
應用領域	電氣

HN8061A兆歐表檢定裝置

 回路電阻校驗裝置

依據JJG1005—2005《電子式絕緣電阻表檢定規(guī)程》、JJG622—1997《絕緣電阻表（兆歐表）檢定規(guī)程》,用于檢定電子式絕緣電阻表的示值誤差、跌落電壓、短路電流。
二、主要技術指標
絕緣電阻表檢定裝置(兆歐表檢定裝置)主要用來檢定額定電壓≤10000V的絕緣電阻表，也可在絕緣電阻表生產、修理中作標準器具。其電阻器部分可單使用。數(shù)字表部分可測5000V的直流電壓和大20mA的直流電流。
本檢定裝置的主要技術性能如下：
㈠ 標準數(shù)字表
1、測量范圍：
電壓分兩檔：0～5000V  0～10000V  
 短路電流：0～2mA    0～20mA

電阻0-200G-1T-10T 光離子檢測儀（以下簡稱PID）能有效地用于多種危害物質的檢測,程度保護使用者的安全。市面上檢測危害物質的方法有很多種，和其它方法比較起來，PID原理具有響應速度快、操作簡單、維護方便、體積小巧及檢測精度高等優(yōu)勢，經常用于檢測揮發(fā)性有機化合物。PID檢測儀采用光致電離的原理來檢測氣體，當PID燈照射到待檢測氣體時，氣體吸收能量被產生離子游動，失去電子（e-）的物質變成帶正電荷的離子，這個過程被稱之為電離作用下圖可以幫助我們理解光致電離的過程。

HN8062A接地電阻表校驗裝置

 

用于檢定JJG336-2004《接地電阻表檢定規(guī)程》所適用的我目前生產的型號的模擬式、數(shù)字式接地電阻表以及進口的同類儀表，也可做普通電阻箱使用，具有調節(jié)范圍寬，使用方便，造型美觀等優(yōu)點。 “諧波"一詞起源于聲學。有關諧波的數(shù)學分析在18世紀和19世紀已經奠定了良好的基礎。傅里葉等人提出的諧波分析方法至今仍被廣泛應用。電力系統(tǒng)的諧波問題早在20世紀20年代和30年代就引起了人們的注意。當時在德國，由于使用靜止汞弧變流器而造成了電壓、電流波形的畸變。1945年J.C.Read發(fā)表的有關變流器諧波的論文是早期有關諧波研究的經典論文。諧波1.何為諧波？在電力系統(tǒng)中諧波產生的根本原因是由于非線性負載所致。

主要技術指標：
1、模擬接地電阻

步進阻值（Ω）	*1000	*100	*10	*1	*0.1	*0.01	*0.001
功率（W）	0.25	0.25	0.25	0.25	0.1	0.1	0.1
基本誤差極限（α%）	0.1	0.1	0.1	0. 1	1	5	10
時間常數(shù)τ（S）	≤5*10-6
阻值調節(jié)范圍（Ω）	0.1--11111.210 小步進值0.001Ω

2、模擬輔助接地電阻

電阻值（Ω）	0	500	1000	2000	5000
基本誤差極限（α%）	<0.05Ω	1Ω
功率（W）	0--0.25W

AV4151調制域分析儀具有的時間間隔測量功能及應用演示如下：正時間間隔測量。AV4151調制域分析儀提供的正時間間隔測量功能，既可以實現(xiàn)單通道的連續(xù)周期測試，也可以實現(xiàn)雙通道之間的相對時間間隔測試，雙通道時間間隔測量需設置相對關系，AB或BA的正時間間隔測量。AV4151調制域分析儀正時間間隔的測量范圍為4ns~8s，時間測量分辨率為5ps。正時間間隔測量演示上圖是用Tek公司的任意波形發(fā)生模擬了雷達發(fā)射與接收脈沖信號的正時間間隔測試結果，B通道輸入脈沖信號的周期為1us，相對延遲時間為ns。

HN8063A耐電壓測試儀校驗裝置

一、性能特點

1、測量準度：

CSP(ChipScalePACkage)：芯片級封裝，該方式相比BGA同等空間下可以將存儲容量提升三倍，是由日本三菱公司提出來的。DIP(DualIn-linePACkage)：雙列直插式封裝，插裝型封裝之一，指采用雙列直插形式封裝的集成電路芯片，體積比較大。MCM(MultiChipModel)：多芯片模塊封裝，可根據基板材料分為MCM-L，MCM-C和MCM-D三大類。QFP(QuadFlatPackage)：四側引腳扁平封裝，表面貼裝型封裝之一，引腳通常在100以上，適合高頻應用，基材方面有陶瓷、金屬和塑料三種。電源管理仍然是這些數(shù)字子系統(tǒng)的主要關注點?？紤]以下：對于寬電壓擺幅，高壓擺率配置，每通道的功率要求可以為2.5W或更高，32通道板僅需要80W的引腳電子器件。所有通道都在高壓模式（25V范圍）下工作的多板數(shù)字系統(tǒng)可能需要超過1200W的功率才能實現(xiàn)512通道系統(tǒng)。對于高通道數(shù)系統(tǒng)，數(shù)字子系統(tǒng)的總輸入功率更是超過2KW。如前文所述，今天的數(shù)字子系統(tǒng)架構由引腳電子器件和數(shù)字ASIC或FPGA組成，如上所述，PE消耗了數(shù)字子系統(tǒng)功耗中很大一部分。